

(11) Publication number:

11186915 A

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number:

09353400

(51) Inti.

H03M 13/12

(22) Application date: 22.12.97

(30) Priority:

(43) Date of application

publication:

09.07.99

(84) Designated contracting states: (71)Applicant:

SONY CORP

(72) Inventor: MIYAUCHI TOSHIYUKI

(74)

Representative:


(54) VITERBI DECODER

(57) Abstract:

PROBLEM TO BE SOLVED: To reduce the circuit scale of the Viterbi decoder.

SOLUTION: The decoder is provided with a RAM 10 with a dual port of bit number = 4 and word number = 7, and a RAM 11 with a dual port of bit number = 8 and word number = 7, for example. The RAM 10 reads path selection information for each clock under the control of a control circuit 101, outputs read a path selection information s102 to the RAM 11 and stores a path selection information s101 (4-bit). On the other hand, the RAM 11 reads information by 1 word (8-bit) which is path selection information for each two-time under the control of the control circuit 101, and outputs read path selection information s103, s104. Furthermore, the RAM 11 stores the read path selection information s102, s103 as a single word. The control circuit 101 conducts tracing, decoding and initializing of trace start state, based on a maximum likelihood state signal s105 and the read path selection information s102 or the like.

COPYRIGHT: (C)1999,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出廣公閱番号

特開平11-186915

(43)公開日 平成11年(1999)7月9日

(51) Int.CL.4

識別記号

H 0 3 M 13/12

FΙ

H03M 13/12

審査請求 未請求 請求項の数3°OL (全20頁)

(21)出版書号

特顯平9-353400

(22)出廟日

平成9年(1997)12月22日

(71)出職人 000002185

ソニー株式会社

東京都岛川区北岛川6丁目7番35号

(72)発明者 宮内 侵之

東京都品川区北品川6丁目7書35号 ソニ

一株式会社内


(74)代理人 弁理士 杉浦 正知

(54) 【発明の名称】 ビタビ復号装置

(57)【要約】

【課題】 ビタビ復号装置の回路規模を縮小する。

【解決手段】 例えばビット数=4でワード数=7のデュアルポートのRAM10と、ビット数=8でワード数=7のデュアルポートのRAM11とを備える。RAM10は、コントロール回路101の制御に従って毎クロック、パス選択情報を読み出し、読出バス選択情報s102をRAM11に出力すると共に、パス選択情報s101(4ビット)を記憶する。一方、RAM11は、コントロール回路101の制御に従って毎クロック、2時報を読み出し、読出パス選択情報である1ワード分(8ビット)の情報を読み出し、読出パス選択情報s102、s103を1ワードとして記憶する。コントロール回路101では、最イステート信号s105、およびトレース開始ステートの初期化を行う。復号、およびトレース開始ステートの初期化を行う。



【特許請求の範囲】

【請求項1】 畳み込み符号の各遷移状態でのパスの選 択情報を、書き換え可能なメモリを用いて記憶するパス メモリを備え、そのパスメモリが記憶した情報を打ち切 り長分トレースすることによってビタビ復号を行うビタ ビ復号装置において、

1

ステート数の整数倍のビット数を記憶する書き換え可能 なメモリを使用して、上記書き換え可能なメモリの1ア ドレスで複数時刻分のパス選択情報を記憶することを特 徴とするビタビ復号装置。

【請求項2】 請求項1において、

ビット数=ステート数であり、ワード数=打ち切り長/ 2+1である、1ライト-1リードのデュアルポートの RAMを1個と、ビット数=ステート数×2であり、ワ ード数=打ち切り長+1である、1ライトー1リードの デュアルポートのRAMを1個有することを特徴とする ビタビ復号装置。

【請求項3】 請求項1において、

ビット数=ステート数×2であり、ワード数=打ち切り 長+1である、1ライト-1リードのデュアルポートの 20 RAMを1個有することを特徴とするビタビ復号装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、例えば衛星放送 等で使用される畳み込み符号の最尤復号法に使用される ビタビ復号装置に関する。

[0002]

【従来の技術】畳み込み符号を復号する方式の一つとし て、ビタビ復号方式が知られている。このビタビ復号方 式は、畳み込み符号に対する最尤復号方式であり、送信 側のエンコーダから生成され得る符号系列の中から、受 信された符号系列に最も近い系列(以下、このような系 列を最尤パスと表記する)を選ぶことにより、誤り訂正 を行う。すなわち、送信側のエンコーダによる符号化方 法に基づいて作成される、遷移ダイヤグラム(以下、ト レリスと表記する)を前提とし、遷移ダイヤグラム上で 生じ得る遷移の内から、例えば受信された符号系列との ハミング距離が最小となるものを最尤パスとして選択す るようになされている。

【0003】ビタビ復号方式を行うビタビ復号装置は、 ブランチメトリック、すなわちトレリス上の各状態に到 達するパスと受信された符号系列とのハミング距離をク ロックに従って計算するブランチメトリック計算回路 と、ブランチメトリックに基づいてステートメトリック を計算し、ステートメトリックの値を比較して最尤パス を選択するACS回路、ステートメトリックの値を正規 化する正規化回路、ステートメトリックの値を記憶する ステートメトリック記憶回路、ACSによる選択結果に 従って復号データを生成するパスメモリ回路を備える構 成とされている。

【0004】ここで、パスメモリ回路としては、レジ タ列を用いてパス選択内容を**遷移させる**レジスタ**遷移** を行うものと、RAMを用いてパス**選択内容を記憶**さ せ、記憶内容をトレースして復号する方法を行うもの 2種類がある。以下、これら2種類の方法について説 する。

【0005】従来のビタビ復号装置において一般的に 用されてきたレジスタ遷移法においては、パスメモリ 路内にセレクタとレジスタからなるメモリセルをトレ ス上に配置し、ACS回路から出力されるバス選択情 に基づいてレジスタの内容を**遷移させる。**メモリセル 構成の一例を図23に示した。また、拘束長=3の場 のメモリセルの配置の一例を図24に示した(図24 ではメモリセルをMSと表記した)。このような構成 より、各メモリセルのレジスタ内には、各ステートか の生き残りパスに対応する情報が保存されることにな る。メモリセルには打ち切り長分**の段数が配置され**、 終段の出力の内、最尤ステートの出力を選ぶことによ て最尤パスに対する情報を選択し、復号データを出力 る。メモリセルは、打ち切り長分の段数が配置され、 終段の出力の内、最尤ステートの出力を選ぶことによ て最尤パスに対応する情報を選択し、復号データを出 する.

【0006】このようなレジスタ遷移法は、高速動作: 可能であるという利点がある反面、打ち切り長が長く ると回路規模が膨大になるという欠点がある。特に、 近は、打ち切り長が100を越えるような用途も出て たので、回路規模の大型化が**深刻な問題となっている**。 【0007】このような問題に**鑑みて、近年では**、R M(Random Access Memory)を用いてバス情報を記憶し 記憶した情報をトレースすることで復号する方法が盛 に研究されている。以下、この方法をトレースパック、 と呼ぶ。

[0008]

【発明が解決しようとする課題】トレースパック法を うパスメモリ回路によればレジスタ**運移法**よりもはる に回路規模の小さいパスメモリ回路を構成できる。 し しながら、RAMの総ワード数は打ち切り長の2倍以 に達するため、依然として大き**な回路規模が必要**であ 40 る。

【0009】この発明はこのような事情に鑑みて提案 れたものであり、従って、この**発明の目的は、回路規** が縮小されたビタビ復号装置を提供することにある。 [0010]

【課題を解決するための手段】請求項1の発明は、畳 込み符号の各遷移状態でのパスの選択情報を、書き換 可能なメモリを用いて記憶するパスメモリを備え、そ パスメモリが記憶した情報を打ち切り長分トレースす ことによってビタビ復号を行うビタビ復号装置におい 50 て、ステート数の整数倍のビット数を記憶する書き換

可能なメモリを使用して、書き換え可能なメモリの1アドレスで複数時刻分のパス選択情報を記憶することを特 徴とするビタビ復号装置である。

【0011】以上のような発明によれば、書き換え可能なメモリ上の1アドレスで複数時刻分のバス選択情報を記憶するようにすることができる。このため、RAMの個数を削減することができる。

[0012]

【発明の実施の形態】以下、図面を参照して、この発明の第1の実施形態について説明する。まず、図1を参照してこの発明の第1の実施形態の全体構成について説明する。この発明の第1の実施形態は、ブランチメトリック計算回路701、ACS回路702、正規化回路703、ステートメトリック記憶回路704、およびパスメモリ回路705を備える構成とされており、送信側から伝送路を介して受信されたデータが入力された時、送信側のエンコーダから生成され得る符号系列の中から最尤パスを選択し、選択内容に基づいて復号データを生成する。

【0013】すなわち、送信側のエンコーダによる符号化方法に基づいて作成される、例えば図2に示すような遷移ダイヤグラム(以下、トレリスと表記する)を前提とし、遷移ダイヤグラム上で生じ得る遷移の内から、例えば受信された符号系列とのハミング距離が最小となるものを最尤パスとして選択するようになされている。

【0014】ブランチメトリック計算回路701は、受信データ信号s701が入力されたとき、この受信データのブランチメトリックを計算して、計算結果をブランチメトリック信号s702として出力する。ACS回路702は、ブランチメトリック信号s702と、ステー 30トメトリック記憶回路704から供給されるステートメトリック信号s705とに基づいて、あるステートに合流する2本のそれぞれのパスに対し、ブランチメトリックとステートメトリックとを加算してそれら加算値を比較し、比較結果に基づいて尤度の高いものを選択して、新ステートメトリックとする。

【0015】このような選択の内容をパス選択情報 s 7 06として出力し、最小のステートメトリックを持つステートの番号を最尤ステート信号 s 7 0 7として出力し、新たに得られたステートメトリックを新ステートメトリック信号 s 7 0 3 として出力する。

【0016】ここで、パスの選択方法について、拘束長=3の場合を例として説明する。図2のトレリスは、4個のステート00、01、10、11を有し、拘束長=3の場合のトレリスの一例である。ここで矢印は各タイムスロット毎に生じ得るパスを示しており、復号データ'0'に対応するパスを点線で示し、復号データ'1'に対応するパスを実線で示した。各タイムスロット毎にすべてのステートには合流する2本のパスが存在する。そこで、あるステートに合流する2本のそれぞれのパスに50

対し、受信信号とパスとのハミング距離(ブランチメリック)と、それまでのブランチメトリックの累積和(ステートメトリック)とを加算して比較を行い、こ比較結果に基づいて尤度の高いものが選択される。

【0017】正規化回路703は、ACS回路702 ら出力される新ステートメトリック信号s703から 小のステートメトリックを減算する方法等を用いて正 化し、予め設定されている範囲内の値にして、正規化 テートメトリック信号s704として出力する。ステトメトリック記憶回路704は、ステート数に等しい 数の正規化回路703から出力される正規化ステート トリック信号s704を記憶し、これをステートメト ック信号s705としてACS回路702に戻す。

【0018】パスメモリ回路705の説明を行うに先って、理解を容易とするために、従来から使用されてる一般的なトレースバック法におけるトレースの動作拘束長=3の場合を例として説明する。図3においてステート01からトレースする場合を考える。ステー01への遷移の可能性があるステートは、ステート20である。ここでパスメモリには、ステート00側のパスを選んであった時には0、ステート1側のパスを選んであった時には1(すなわち前ステーの最上位ビット)が記憶してある。

【0019】また、何れのステートから遷移する場合も入力は1であり、これはステート01の最下位ビッで表現されている。以上により、トレースの動作は対ように行えば良い。図4に示すようにトレースを開始ステートの最下位ビットを復号ビットし、トレース開始ステートに後続してトレースする次レースステートの番号は、トレース開始ステートの最位ビット目までに、パスメモリ内のはビットを新たに最上位ビットとして付け加えることで生する。このような動作によって、最小ステートメトリクをとるステートから、選択されたパスを遡ることがきる。

【0020】ビタビ復号装置を高速に動作させるためは、RAMは毎クロック、一回しかアクセスできない各RAMに対して1回のアクセスで復号を行うためのスメモリ回路をRimらの論文("MEMORY MANAGEMEN N HIGH-SPEED VITERBI DECODERS", IEEE VLSI signal ocessing, 8 Oct.1995)に記載の方法を用いる場合をとして説明する。このようなパスメモリ回路の一例を5に示す。かかるパスメモリ回路は、ビット数=4の1ライトー1リードのデュアルポートのAMを1つと、ビット数=4でワード数=7の1ラィー1リードのデュアルポートのRAMを2つ備えている。このパスメモリ回路は、拘束長=3の符号に対し打ち切り長=6の復号を行うことが可能なものである【0021】図5のパスメモリ回路において、RAN20は、コントロール回路1201で生成されるコン

ロール信号s1206に従って、毎クロック、パス選択情報の読み出しを行って読出パス選択情報s1202を出力する。また、RAM120は、ACS回路702から入力されるパス選択信号s1201を記憶する。一方、RAM121は、コントロール回路1201に従って毎クロック、パス選択情報の読み出しを行って、読出パス選択情報の読み出しを行って、読出パス選択情報の読み出しを行って、記出パス選択情報の読み出しを行って、記れるパス選択信号s1202を記憶する。さらに、RAM122は、コントロール信号s1206に従って、毎クロック、パス選択情報の読み出しを行って説出201で生成されるコントロール信号s1206に従って、毎クロック、パス選択情報の読み出しを行って読出パス選択情報s1204を出力する。また、RAM122は、RAM121から入力されるパス選択信号s1203を記憶する。

【0022】なお、コントロール回路1201に基づくメモリオペレーションのタイミングを図6に示す。読出パス選択情報s1202、s1203、s1204はコントロール回路1201に入力される。コントロール回路1201は、(打ち切り長/2)クロック(この一例については、6/2=3クロック)毎に最尤ステートの初期化を行いながら、読出パス選択情報s1202、s1203、s1204のトレースを行って次のクロックでのトレースステートを決定する。コントロール回路1201は、同時に、読出パス選択情報s1204に対するトレースステートに基づいて復号ビットを求めて、復号ビット信号s1207として出力する。

【0023】復号ビット信号s1207は、出力バッファ1202に入力され、出力バッファ1202では、復 30号ビット信号s1207を本来の時系列順に並べ替えた後に復号出力信号s1208として出力する。以上のような構成を有するパスメモリ回路がトレースバック法によるビタビ復号を行うために一般的に用いられる。

【0024】ここで、図6のメモリオペレーションについて、図7、図8および図9を参照してより具体的に説明する。図7~図9は連続する時刻における3個のデュアルボートのRAMに対する書き込み/読み出しについて図示したものである。記載スペースの都合により、図7に時刻1~時刻6までを図示し、図8に時刻7~時刻20までを図示した。立らに、図9に時刻14~時刻20までを図示した。上述したように、この内の1個(すなわちRAM120)がビット数=4、ワード数=4を有するものであり、また、2個(RAM121、RAM122)がビット数=4でワード数=7のを有するものである。ここで、各メモリのアドレスは何れも左から順に0、1、2・・・とする。

【0025】時刻1、2、3においては、RAM120 -ス開始ステートの初期化が4のアドレス0、1、2に順次パス選択情報1、2、3が モリオペレーションにより、 書き込まれ、時刻4においては、RAM120のアドレ 50 タビ復号を行うことができる。

ス3に後続のパス選択情報4が書き込まれると共に、AM120のアドレス2からRAM121のアドレスにパス選択情報3がコピーされる。次の時刻5においは、RAM120のアドレス2に後続のパス選択情報が書き込まれると共に、RAM120のアドレス1かRAM121のアドレス3にパス選択情報2がコピーれる。以下、時刻9まで、RAM120を介してRA121にパス選択情報が書き込まれていく。時刻9にいては、RAM120の全アドレスおよびRAM12のアドレス5以外のアドレスには全てパス選択情報がき込まれている。

【0026】そして、時刻10においては、RAM10のアドレス3に後続のパス選択情報10が書き込まると共に、RAM120のアドレス2からバス選択情報9が読み出されてトレースされ、さらにこのパス選択情報9がRAM121のアドレス5にコピーされる。こで、読み出しの矢印に付した、t、はトレースを行うとを示し、d、はトレースして復号を行うことをRA121のアドレス4からパス選択情報3がコピーされる。以下、時刻11、12、13においても同様に書込み、トレースおよびコピーが行われる。

【0027】さらに時刻14においては、RAM12のアドレス1に後続のパス選択情報14が書き込まれと共に、RAM120のアドレス1からパス選択情報2が読み出されてトレースされ、さらにこのパス選択報12がRAM121のアドレス2にコピーされる。れと同時に、RAM121のアドレス1からパス選択報6が読み出されてトレースされ、さらにこのパス選情報6がRAM122のアドレス2にコピーされる。刻15においても同様に書き込み、トレースおよびコーが行われる。

【0028】図6には、時刻16以降のオペレーショが示されている。時刻16に対応する図6の先頭のクックにおいては、RAM120のアドレス2からパス 択情報15が読み出されてトレースされ、さらにこのス選択情報15がRAM121のアドレス6にコピーれる。これと同時に、RAM121のアドレス5からにス選択情報9が読み出されてトレースされ、さらにまた、RAM121のアドレス5からさる。さらにまた、RAM121のアドレス5かなさる。そして、このクロックにおいてトレース開始ステトの初期化が行われる。

【0029】時刻11に対応する図6の2番目以降のクロックにおいても、書き込み、トレース、コピーまび復号が行われる。そして、3クロックに一度ずつトース開始ステートの初期化が行われる。以上のようなモリオペレーションにより、トレースバック法によるタビ復号を行うことができる。

【0030】一方、本願出願人は、トレースバック法に よるビタビ復号を実現する他の方法として、図10に示 すような構成を用いた以下のような方法を提案してい る。すなわち、ビット数=4、ワード数=4の1ライト - l リードのデュアルポートのRAMを3個備え、1ク ロックの間に3時刻分のトレースを行うものである。こ のパスメモリ回路は、拘束長=3の符号に対し、打ち切 り長=6の復号を行うものである。

【0031】ACS回路から入力されるパス選択信号s 1402は、コントロール回路1401で生成される書 き込みコントロール信号 s 1403に従って、毎クロッ 7, RAM142 \rightarrow RAM141 \rightarrow RAM140 \rightarrow RA M142→RAM141···の順にRAMに記憶され る。RAM140、RAM141、RAM142からは コントロール回路1401で生成される読み出しコント ロール信号s1404に従って、毎クロック、全てのR AMからパス選択情報の読み出しを行って読出パス選択 情報 s 1405、 s 1406、 s 1407をトレース回 路1402に入力する。

【0032】なお、コントロール回路1401に基づく メモリオペレーションのタイミングを図11に示す。

【0033】さらに、図10において、トレース回路1 402 ct. RAM140, RAM141, RAM14 2から出力される読出パス選択情報 s 1 4 0 5、 s 1 4 06、s1407、およびコントロール回路1401で 生成されるトレース開始ステート情報 s 1 4 0 8 に従っ て3時刻分のトレースを行い、その結果はトレース結果 信号 s 1409としてコントロール回路 s 1401に入 力される。コントロール回路 s 1401では、トレース 結果信号s1409と最尤ステート信号s1401に基 づいて、打ち切り長/2クロック毎にトレース開始ステ ートの初期化を行いながら、次のクロックのトレース開 始ステートを求める。

【0034】一方、トレース開始ステート情報 s 140 8は出力バッファ1403にも入力され、出力バッファ 1403では打ち切り長以上トレースを行った後のトレ ース開始ステート情報 s 1 4 0 8 の下位 3 ビットを復号 ビットとしてバッファし、本来の時系列順に並べ換えた 後に復号ビット信号 s 1 4 1 0 として出力する。以上の ような構成を有するパスメモリ回路によっても、トレー 40 スパック法によるビタビ復号が可能となる。

【0035】以上のような、これまでに知られているト レースバック法においては、レジスタ遷移法よりもはる かに回路規模の小さいパスメモリ回路を構成できる。し かしながら、RAMの総ワード数は打ち切り長の2倍以 上に達するため、依然として大きな回路規模が必要であ る。この発明の一実施形態は、パスメモリ回路の回路規 模のさらなる縮小を実現するものである。

【0036】図12を参照して、この発明の一実施形態

メモリ回路705は、拘束長=3の符号に対し、打ち り長=6の復号を行う場合に、ビット数=4(ステー 数と同一)でワード数=7(打ち切り長6を2で除し 1を加えた値)の1ライト-1リードのデュアルポー のRAMを1個(すなわちRAM10)と、ビット数 8 (ステート数の2倍) でワード数=7 (打ち切り長 を2で除して1を加えた値)の1ライトー1リードの ュアルポートのRAMを1個(すなわちRAM11) える構成により、図6を参照して上述したようなメモ オペレーションと同様なメモリオペレーションを行う とを可能とするものである。

【0037】図12において、RAM10は、コント ール回路101で生成されるコントロール信号 s 10 に従って、毎クロック、パス選択情報の読み出しを行 て読出パス選択情報 s 102を出力する。 さらに、 R M10は、ACS回路702から入力されるパス選択 報s101を記憶する。RAM11は、コントロール 路101で生成されるコントロール信号s106に従 て、毎クロック、2時刻分のパス**選択情報である**1ワ ド分の情報の読み出しを行って、読出バス選択情報 s 03、s104を出力する。さらに、RAM11は、 出パス選択情報s102、s103を1ワードとして 憶する。

【0038】RAM10, RAM11の読み出しと書 込みの動作について、図13を参照して説明する。図 3Aに示すように、RAM10からパス選択信号a(ビット) 読み出し、また、RAM11からパス選択信 b (4ピット)を読み出す。そして、パス選択信号 a よびbを改めて1ワード(8ビッド)をとしてRAM1 に書き込みを行う(図13B)。一方、読み出しパス 択情報 s 1 0 2, s 1 0 3, s 1 0 4 は、コントロー 回路101に入力される。

【0039】コントロール回路101では、打ち切り /2クロック(ここでは6/2=3クロック)毎に、 尤ステート信号 s 1 0 5 に基づいてトレース開始ステ トの初期化を行いながら、読出バス選択情報 s 102 s 1 0 3、 s 1 0 4 のトレースを行って次のクロック のトレースステートを決定する。同時に、コントロー 回路101では、読出パス選択情報 s 104 に対する レースステートに基づいて復号ピットを求めて、復見 ット信号 s 107として出力する。

【0040】このような動作を図14に示したタイミ グのメモリオペレーションで行うことで、図11を参 して上述したメモリオペレーションと同様なオペレ-ョンを行うことができる。復号ピット信号s107に カバッファ102に入力され、出力バッファ102で 復号ビット信号s107を本来の時系列順に並べ換え 後に復号出力信号 s 1 1 0 として出力する。

【0041】図13および図14に示すメモリオペレ におけるパスメモリ回路705について説明する。パス 50 ションについて、図15、図16、図17、および♡ 8を参照してより具体的に説明する。図15~図18は連続する時刻におけるRAM10およびRAM11に対する書き込み/読み出しについて図示したものである。記載スペースの都合により、図15に時刻1~時刻4までを図示し、図16に時刻5~時刻9までを図示した。さらに、図17に時刻10~時刻14までを図示した。上述したように、RAM10はビット数=4、ワード数=7を有しており、また、RAM11はビット数=8でワード数=7を有するものである。ここで、各メモリのアドレスは10何れも左から順に0、1、2・・・とする。

【0042】時刻1、2、3においては、RAM10の アドレス0、1、2に順次パス選択情報1、2、3が書 き込まれ、時刻4においては、RAM10のアドレス3 に後続のパス選択情報4が書き込まれると共に、RAM 10のアドレス2からRAM11のアドレス4にパス選 択情報3がコピーされる。RAM11のビット数は8ビ ットなので、パス選択情報3(4ビット)が書き込まれ た時に半分の領域に書き込みがなされたことになる。次 の時刻5においては、RAM10のアドレス2に後続の パス選択情報5が書き込まれると共に、RAM10のア ドレス1からRAM11のアドレス3にパス選択情報2 がコピーされる。以下、時刻9まで、RAM10および RAMIlに順次パス選択情報が書き込まれていく。時 刻9においては、RAM10の全アドレスおよびRAM 11のアドレス5以外のアドレスには全てバス選択情報 が書き込まれている。但し、RAM11の各アドレス ・は、半分の領域のみに記録がなされている。

【0043】時刻10においては、RAM10のアドレス3に後続のパス選択情報10が書き込まれると共に、RAM10のアドレス2からパス選択情報9が読み出されてトレースされる。一方、RAM11からは、パス選択情報3が読み出される。そして、パス選択情報9とパス選択情報3が読み出される。そして、パス選択情報9とパス選択情報3が読み出される。そして、パス選択情報9とパス選択情報3が読み出される。図15~図18 において、読み出しの矢印に付した' t' はトレースを行うことを示し、' t d' はトレースして復号を行うことを示し、' t d' はトレースして復号を行うことを示す。以下、時刻11、12においても同様に書き込み、読み出し、トレースおよび8ビット単位での書き込みが行われる。

【0044】時刻13においては、RAM10のアドレス1に後続のパス選択情報14が書き込まれると共に、RAM10のアドレス1からパス選択情報12が読み出されてトレースされる。一方、RAM11のアドレス1からパス選択情報6が読み出されてトレースされる。そして、パス選択情報12とパス選択情報6とが改めて1ワード(8ビット)としてRAM11のアドレス2に書き込まれる。以下、時刻14、15においても同様に書き込み、読み出し、トレースおよび8ビット単位での書き込みが行われる。

【0045】図14には、時刻16以降のオペレーシンが示されている。時刻16に対応する図14の先頭クロックにおいては、RAM10のアドレス3に後続パス選択情報16が書き込まれると共に、RAM10アドレス2からパス選択情報15が読み出されてトレス5からパス選択情報9および3が読み出されてトレースされ、パス選情報3に基づく復号が行われる。そして、パス選択情報9とが改めて1ワード(8ビットとしてRAM11のアドレス6に書き込まれる。またこのクロックにおいてトレース開始ステートの初期化行われる。

10

【0046】時刻17に対応する図14の2番目クロクでは、RAM10のアドレス2に後続のパス選択情17が書き込まれると共に、RAM10のアドレス1らパス選択情報14が読み出されてトレースされる。方、RAM11のアドレス8からパス選択情報8およ2が読み出されてトレースされ、パス選択情報2に基く復号が行われる。そして、パス選択情報14とパス択情報8とが改めて1ワード(8ビット)としてRA11のアドレス5に書き込まれる。

【0047】以後の各クロックにおいても、同様に書込み、読み出し、トレースおよび8ビット単位での書込みが行われる。書き込み、トレース、コピーおよび号が行われる。そして、3クロックに一度ずつトレー開始ステートの初期化が行われる。

【0048】以上のようなパスメモリ705の構成に れば、RAMの総記憶容量は従来と同様であるが、R Mの個数を3個(図5中のRAM120, RAM12 1, RAM122) から2個(図12中のRAM10 30 RAM11)に減らすことができる。一般に同程度の 憶容量であれば、RAMの個数が少ない方がRAMの 有面積が小さくなる。従って、図12に示したような 成を有するパスメモリにおいては、パスメモリ内のR Mの占有面積を小さくすることができる。このため、 スメモリの回路規模を減少させることができ、ビタヒ 号装置全体の回路規模の減少に寄与することができる 【0049】次に、この発明の一実施形態におけるハ メモリ回路とは異なる構成を有するパスメモリ回路を 40 いた、この発明の他の実施形態について説明する。図 9に、この発明の他の実施形態におけるパスメモリロ の構成を図示した。かかるパスメモリ回路は、拘束長 3の符号に対し、打ち切り長=6の復号を行う場合に ビット数=12 (ステート数4の3倍) でワード数= (打ち切り長6の2/3倍) の1ライト-1リードの ュアルポートのRAMを1個備える構成により、1ク ックの間に3時刻分のトレースを行うものである。 【0050】ACS回路から入力されるパス選択信息

【0050】ACS回路から入力されるパス選択信号 402は、レジスタ402および403に記憶されて コントロール回路401で生成されるコントロール作 s405に従って、3クロックに一度、3クロック分のパス選択情報がRAM40に記憶される。RAM40からは、コントロール信号s405に従って、毎クロック、3クロック分のパス選択情報の読み出しを行って読出パス選択情報s407をトレース回路405に入力する。

【0051】なお、コントロール回路401に基づくメモリオペレーションのタイミングを図20に示す。トレース回路405では、RAM40から出力される読出パス選択情報s407およびコントロール回路401で生成されるトレース開始ステート情報s406に従って3時刻分のトレースを行い、その結果がトレース結果信号s408としてコントロール回路401に入力される。

【0052】コントロール回路401では、トレース結果信号s408と最尤ステート信号s401とに基づいて、打ち切り艮/2クロック(ここでは6/2=3クロック)毎に、トレース開始ステートの初期化を行いながら、次のクロックのトレース開始ステートを求める。 - 20方、トレース開始ステート情報s406は、出力バッファ406にも入力される。出力バッファ406では、打ち切り長以上のトレースを行った後のトレース開始ステート情報s406の下位3ビットを復号ビットとしてバッファし、本来の時系列順に並べ換えた後に復号ビット信号s409として出力する。

【0053】図20に示すメモリオペレーションについて、図21および図22を参照してより具体的に説明する。図21および図22は連続する時刻におけるRAM40に対する書き込み/読み出しについて図示したものである。記載スペースの都合により、図21に時刻1~時刻6までを図示し、図22に時刻7~時刻12までを図示した。上述したように、RAM40は、ビット数=12でワード数=4のデュアルポートのRAMを有するものでる。ここで、RAM40におけるアドレスは何れも左から順に0、1、2・・・とする。

【0054】時刻1、2においては、レジスタ402、403に順次パス選択情報1、2が記憶され、時刻3においてパス選択情報1、2、3(全部で4×3=12ビット)がRAM40のアドレス1に書き込まれる。その40後、時刻4、5においては、レジスタ402、403に順次パス選択情報4、5が記憶され、時刻6においてパス選択情報4、5、6がRAM40のアドレス2に書き込まれる。同様にして時刻9において、RAM40のアドレス3にパス選択情報7、8、9が書き込まれる。

【0055】図20には、時刻10以降のオペレーションが示されている。時刻10に対応する図20の先頭のクロックにおいては、RAM40のアドレス3からパス選択情報7、8、9が読みだされる。上述したようにこれら3時刻分のパス選択情報に基づいて、トレース回路

405がトレースを行う。同様に、時刻11に対応す図20の2番目のクロックにおいては、RAM40のドレス2からパス選択情報4、5、6が読みだされ、レースされる。ここで、図21および図22においては、読み出しの矢印に付した't'はトレースを行うことを行うことを示し、'd'はトレースして復号を行うこととをす。さらに、時刻12に対応する図20の3番目のクリクにおいては、RAM40のアドレス1からパスラウにおいては、RAM40のアドレスおよび復考さる。また、時刻12においてはRAM40のアドレスに後続のパス選択情報10、11、12が書き込まれる。

【0056】そして、後続の時刻13に対応する図2の4番目先頭のクロックにおいては、RAM40のアレス0からパス選択情報10、11、12が読み出され、トレースされる。また、この時刻13においてトース開始ステートの初期化が行われる。以後、3クロクを動作の単位として、トレース/書き込みと復号/レース開始ステートの初期化が順次行われる。

【0057】以上のような構成を有するパスメモリ回において、RAMの総記憶容量は従来と同様であるがRAMの個数を減らすことができる。すなわち、従来スメモリ回路内に3個のRAMが備えられていたのにし、RAMの個数を1個に減らすことができる。このめ、パスメモリ内のRAMの占有面積を小さくするこができ、パスメモリの回路規模を減少させることができ、ビタビ復号装置全体の回路規模の減少に寄与するとができる。

【0058】上述したこの発明の一実施形態およびこ発明の他の実施形態においては、拘束長=3、打ち切長=6の場合について説明したが、拘束長および打ちり長はこの値に限らず、任意の値をとすることができる。

[0059]

【発明の効果】上述したように、この発明は、パスメリ回路中のRAMの個数を減少させるように構成したのなので、回路に占めるRAMの面積を減少させるこができる。従って、回路規模が小さいビタビ復号装置提供することができる。

) 【図面の簡単な説明】

【図1】この発明の一実施形態の全体的な構成につい 説明するためのブロック図である。

【図2】拘束長=3の場合の遷移ダイアグラムについ 説明するためのブロック図である。

【図3】トレースバック法におけるトレースの原理にいて説明するための略線図である。

【図4】トレースバック法におけるトレースの方法にいて説明するための略線図である。

題が情報 7、 8、 9 か読みたされる。上述したようにこ 【図 5 】従来から使用されている一般的なトレース/ れら 3 時刻分のパス選択情報に基づいて、トレース回路 50 ク法を行うパスメモリ回路の一例について説明するた のブロック図である。

【図6】図5に示したパスメモリ回路におけるメモリオペレーションについて説明するための略線図である。

【図7】図5に示したパスメモリ回路におけるメモリオペレーションについてより具体的に説明するための略線図である。

【図8】図5に示したパスメモリ回路におけるメモリオペレーションについてより具体的に説明するための略線図である。

【図9】図5に示したパスメモリ回路におけるメモリオ 10ペレーションについてより具体的に説明するための略線 図である。

【図10】先に提案されたトレースバック法を行うパスメモリ回路の一例について説明するためのブロック図である。

【図11】図10に示したパスメモリ回路におけるメモリオペレーションについて説明するための略線図である。

【図12】この発明の一実施形態におけるパスメモリ回 路について説明するためのブロック図である。

【図13】この発明の一実施形態におけるメモリの読み出しと書き込みの動作について説明するための略線図である。

【図14】この発明の一実施形態におけるメモリオペレーションについて説明するための略線図である。

【図15】図12のパスメモリ回路におけるメモリオペ レーションについてより具体的に説明するための略線図 である。

【図16】図12のパスメモリ回路におけるメモリオ レーションについてより具体的に説明するための略線 である。

14

【図17】図12のパスメモリ回路におけるメモリオ レーションについてより具体的に説明するための略線 である。

【図18】図12のパスメモリ回路におけるメモリオ レーションについてより具体的に説明するための略線 である。

【図19】この発明の他の実施形態におけるパスメモ 回路について説明するためのブロック図である。

【図20】この発明の他の実施形態におけるメモリオレーションについて説明するためのブロック図である【図21】この発明の他の実施形態におけるメモリオレーションについてより具体的に説明するための略線である。


【図22】この発明の他の実施形態におけるメモリオ レーションについてより具体的に説明するための略線 20 である。


【図23】 レジスタ遷移法におけるパスメモリのメモ セルについて説明するための略線図である。

【図24】レジスタ遷移法におけるパスメモリ中のメリセルの配置について説明するための略線図である。 【符号の説明】


705・・・パスメモリ回路、101・・・コントロル回路、402、403・・・レジスタ


【図2】







【図3】










		【図 6)	
	Adress:0 Read Adress:1 Write	Adress:3 Read Adress:2 Write	Adress:3 Read Adress:2 Write	
	Adress:1 Read Adress:2 Write	Adress:2 Read Adress:1 Write	Adress:2 Read Adress:1 Write	
	Adress:2 Read Adress:3 Write	Adress:1 Read Adress:0 Write	Adress:1 Read Adress:0 Write	↑
高金	Adress:3 Read Adress:2 Write	Adress:0 Read Adress:1 Write	Adress:0 Read Adress:1 Write	
金	Adress:2 Road Adress:1 Write	Adress:1 Read Adress:2 Write	Adress:1 Read Adress:2 Write	
	Adress:1 Road Adress:0 Write	Adress:2 Read Adress:3 Write	Adress:2 Read Adress:3 Write	→ プラマン・マーン 大学 大学 大学 大学 大学 大学 大学 オート
	Adress:0 Read Adress:1 Write	Adress:3 Read Adress:4 Write	Adress:3 Read Adress:4 Write	
	Adress: 1 Read Adress: 2 Write	Adress:4 Read Adress:5 Write	Adress:4 Reed Adress:5 Write	
	Adress:2 Road Adress:3 Write	Adress:5 Read Adress:8 Write	Adress:5 Read Adress:6 Write	→ 1 2 2 2 2 2 3 3 5
·	RAM120	RAM121	RAM122	








[图21]




【図10】





【図11】 Read Adress:0 Write Adress:2 Read アプーメ世紀代 Read Adress:3 Adress:2 Write Adress:3 Read Adress:3 Read Adress:0 Adress:0 Read Adress:2 Write Adress:1 Read Read Adress:2 Write Adress:1 Read Adress:1 Adress:2 Read Adress:1 Adress:2 Adress:2 Read Read 政性 Adress:3 Read Adress:1 Adress:3 Read Adress:3 Read Adress:0 Road Adress:0 Read Adress:1 Write Adress 1 Read Adress 0 Adress: 1 Read Adress:1 Read Adress:2 Read Adress:0 Write Adress:2 Read Adress:3 Read Adress:3 Read Adress:8 Road Adress:0 Write RAM140 RAM141 RAM142


-5.1


【図12】











【图24】

